我们的部分核心板默认是不支持lvds输出,因此需要增加一个 LVDS SERDES TRANSMITTER,也就是下图中的 FPD-LINK I。

图来自 http://jared.geek.nz/driving-fpdlink-displays/images/FPD_Link_I_serializer_example.png

如 http://www.ti.com/lit/ds/symlink/sn65lvds93.pdf 

此时你需要确定你的LVDS屏幕是什么格式的。

按照不同的格式,有不同的接法。

需要注意收发器件的收发顺序,如我们这个例子中,是先发高位D7,也就是MSB先。

那么如果我们的屏幕是JEIDA格式,第一个要发的是G2,则收发器件的D7 需要接G2,也就是核心板上的LCD_D5。


上图是我们的一个参考电路,出自AM335x的RDK电路图,根据 phyCORE-AM335x 接LCD信息 这里的信息,这个电路图的接法是JEIDA(在电路图中也有标识)。

但需要注意的是,这个接法并不是只适合于JEIDA的屏幕,比如这个接口接的屏幕 G104STN01.0:

可以看出它是一块PSWG格式的屏幕,我们将它的SEL68引脚拉低,此时这块屏幕是18位模式,也就是说只用前三个LVDS lane的信号,那么对于JEIDA的信号来说,前三个lane意为着舍去RGB[1:0]这6个信号,也就是直接处理器输出24位的高6位,刚好就是PSWG的18位模式。这样就实现了这个接口在牺牲色深的情况下兼容JEIDA和PSWG两种屏幕。

SPWGJEIDASN65LVDS93 pin
G0G2D7
R5R7D6
R4R6D4
R3R5D3
R2R4D2
R1R3D1
R0R2D0
B1B3D18
B0B2D15
G5G7D14
G4G6D13
G3G5D12
G2G4D9
G1G3D8
DEDED26
VSVSD25
HSHSD24
B5B7D22
B4B6D21
B3B5D20
B2B4D19
RSVRSVD23
B7B1D17
B6B0D16
G7G1D11
G6G0D10
R7R1D5
R6R0D27
  • No labels